
مقدمه:
در الکترونیک دیجیتال فلیپفلاپ (به انگلیسی: Flip-flop) یا لچ (به انگلیسی: latch) نوعی مدار است که داری دو حالت پایدار است و میتواند ۱ بیت (که شامل حالت فلیپفلاپ است) را در خود ذخیره کند.یک فلیپفلاپ یک مدار نوسان ساز بای-استابل است. مدار میتواند به شکلی ساخته شده باشد، که به وسیله سیگنالهای گرفته شده از یک یا چند ورودی، یک یا چند خروجی را تولید کند. یک فلیپفلاپ یکی از حافظههای ابتدایی در مدارهای ترتیبی میباشد. فلیپفلاپها از بلاکهای اصلی مدارهای دیجیتال هستند و استفادههای فراوانی در رایانه و طراحی مدارهای مخابراتی دارند.
از فلیپفلاپهای برای طراحی سلولهای حافظه استفاده میشود. یک فلیپفلاپ امکان ذخیرهسازی یک بیت را دارد، که میتواند در حالت یک یا صفر باشد. چنین سلول حافظه ای برای نگهداری حالت، و مدارهایی که در الکترونیک به عنوان مدارهای ترتیبی یاد میشود، استفاده میشود.
زمانی که از یک ماشین حالات متناهی استفاده میشود، خروجی نه تنها وابسته به ورودی فعلی است، بلکه وابسته به حالت موجود فعلی نیز میباشد(بنابراین وابسته به ورودی قبلی هم هست). همچنین میتوان برای شمارش واحد زمانی، همگاه سازی چند ورودی در زمانهای مختلف برای ساخت یک واحد زمانی جداگانه، استفاده کرد.
فلیپفلاپ میتواند به شکل ساده(شفاف یا غیر شفاف) یا همراه با سیگنال ساعت (همگاه سازی شده یا لبه سیگنال) باشد۰ اگرچه کلمه فلیپفلاپ به شکل کلی به هر دو نوع ساده و همراه با سیگنال ساعت اشاره دارد، اما امروزه، فلیپفلاپ را برای مدارهای دارای سیگنال ساعت استفاده میکنند و برای شکل ساده آن از کلمه لچ استفاده میکنند.
در اصطلاح علمی، لچ حساس به سطح است، و فلیپفلاپ حساس به لبه. به همین دلیل زمانی که لچ فعال میشود، وضعیت آن روشن است در حالی که یک فلیپفلاپ تنها با تغییر حالت ساعت، حالتش تغییر میکند.
انواع فیلیپ فلاپها:
فیلیپ فلاپها انواع مختلفی دارند که عبارتند از:
- فلیپ فلاپ SR
- فلیپ فلاپ JK
- فلیپ فلاپ T
- فلیپ فلاپ D
فلیپ فلاپ SR:
فلیپ فلاپ SR یک المان فیزیکی است که می تواند به عنوان یک عنصر تاخیر دهنده به کار گرفته شود. این المان فیزیکی دارای دو ورودی به نام های R و S می باشد و دو خروجی دارد که یکی متمم دیگری است.
طرز کاراین فلیپ فلاپ در جدول صحت به این شکل است که وقتی عملکرد مدار را بررسی می کنیم اگر S=1 و R=0 باشد، اصطلاحا می گویند مدار set است یعنی خروجی آن ۱ شده است. اگر پس از آن S=0 شود، مدار در وضعیت set باقی می ماند ولی اگر R=1 شود اصطلاحا می گویند مدار Reset شده است یعنی خروجی در این لحظه صفر است، و اگر در این لحظه R=0 شود مدار در حالت Reset باقی می ماند. بنابراین R=0 و S=0 در خروجی نشان می دهد که کدامیک از S یا R آخرین بار برابر ۱ بوده است. یعنی مدار آخرین وضعیت غیر صفر ورودی را به خاطر سپرده است. مطابق جدول کارنو اگر R و S همزمان در حالت ۱ قرار گیرند مدار در حالت نامشخص خواهد بود. به این خاطر مدارهای دارای فلیپ فلاپ SR را طوری طراحی می کنند که هیچ گاه ورودی های S و R همزمان برابر ۱ نشود.
این مورد محدودیتی برای فلیپ فلاپ SR است، که در فلیپ فلاپ JK این نقص برطرف شده است.
فلیپ فلاپ SR
فلیپ فلاپ JK:
این عنصر تاخیر دهنده دارای دو ورودی به نام J و K می باشد و دو خروجی آن یکی متمم دیگری است و در آن محدودیت فلیپ فلاپ SR را رفع کرده اند و دو ورودی J=1 و ۱=K برای این مدار قابل قبول است.
در این فلیپ فلاپ همانند نوع SR ورودی تمام صفر یعنی J=0 و K=0 تاثیری در حالت خروجی فلیپ فلاپ ندارد و همان حالت قبلی حفظ می شود. ولی اگر J=1 و ۱=K باشد یک ورودی قابل قبول است که باعث تغییر حالت در مقدار خروجی می شود.
فلیپ فلاپ JK
فلیپ فلاپ T:
این عنصر تاخیر دهنده دارای یک ورودی به نام T است و دو خروجی به صورت Y و متمم آن دارد.
چنانچه T=1 شود باعث تغییر در خروجی می شود یعنی اگر خروجی صفر باشد مقدار آن یک می شود و برعکس اگر خروجی یک باشد مقدار آن صفر می شود. این فلیپ فلاپ را به این خاطر فلیپ فلاپ جهشی نیز می نامند.
فلیپ فلاپ T همانند فلیپ فلاپ JK است که دو ورودی آن از یک متغیر مقدار می گیرد یعنی یا هر دو J و K مقدار صفر و یا هر دو مقدار یک دارند. به این ترتیب در مواقعی یک است، ایجاد جهش می کند.
فلیپ فلاپ T
فلیپ فلاپ D:
این مدار تاخیر دهنده شبیه به یک عنصر تاخیر دهنده ساعت عمل می کند به این ترتیب که هر ورودی به آن می دهیم در یک فاصله زمانی مشخصی بعدا همان ورودی را به صورت خروجی دریافت می کنیم.
از این رو این فلیپ فلاپ را فلیپ فلاپ تاخیر (Delay) می نامند. این فلیپ فلاپ یک ورودی به نام D دارد.
فلیپ فلاپ D
منبع: ویکی پدیا ، دانشنامه رشد
دیدگاهها (0)